新思推ARC HS處理器

2013/11/20 09:55   《科技》新思推ARC HS處理器

【時報記者張漢綺台北報導】全球晶片設計及電子系統軟體暨IP領導廠－新思科技(Synopsys)宣布，推出全
新DesignWare ARC HS處理器系列產品。
　32位元ARC HS34和HS36處理器是目前最高效的ARC處理器核心，在一般28奈米的矽製程中，能以高達2.2 G
Hz的速度提供1.9 DMIPS/MHz的處理能力。新的HS處理器能讓功耗效率(DMIPS/mW)及面積效率(DMIPS/mm2)達
到最佳化，同時執行高速數據和訊號處理作業，能充份運用在SoC中使用的嵌入式處理器，以符合固態式硬碟
(solid-state drive，SSD)、連網型家電(connected appliances)、汽車控制器、媒體播放器、數位電視、
機上盒(set-top box)、家用網路等產品的需求。

　新思科技的ARC HS處理器系列使用新一代ARCv2指令集架構(instruction-set architecture，ISA)，能在
極低功耗下，實現高效嵌入式及高度嵌入式設計，同時使用的矽面積也相當精簡，運用於一般28奈米製程中
，HS核心僅耗用0.025mW/MHz，且使用面積最小可達0.15mm2。該核心具備高速的10級管線(10-stage pipeli
ne)，支援亂序執行(out-of-order execution)，進而將閒置處理器周期降至最低，且讓指令吞吐量(instru
ction throughput)達到最大，精密的分支預測(branch prediction)以及後期ALU能提升指令處理的效率。為
加速數學函數的執行，ARC HS處理器讓設計人員可以選擇執行硬體整數除法器( integer divider)、64位元
乘積指令、乘積累加(multiply-accumulate，MAC)、向量加法和向量減法，以及可配置IEEE 754浮點算數單
位(單/雙精確度或兩者兼具)。
　與前一代的ARC核心相較，ARCv2核心可提升程式碼密度(code density)達18%，進而減少記憶體需求。新的
64位元雙倍載入/雙倍儲存之非等齊記憶體(unaligned memory)存取能力可加速數據移轉，透過這項功能，H
S處理器能支援緊密耦合(close coupled)記憶體以及指令和數據緩存(只限HS36)。此外，針對需要更高階的
記憶體可靠度和記憶體保護的應用，客戶也能額外選擇適用於處理器中所有記憶體的錯誤校正碼(error-cor
recting code ，ECC)硬體。



==================================
資訊來源:時報資訊公司

感謝收看！ 這帖不代表我的想法 這只是轉貼帖 希望這些訊息能幫的到您
如果您覺得還不錯的話 請送朵花